

طراحی زبان توصیف سخت افزار AHDSL

کریم فائز

دانشیار دانشکده مهندسی برق

مسعود خسروی

دانشجوی کارشناسی ارشد دانشکده مهندسی کامپیوتر

دانشگاه صنعتی امیرکبیر

چکیده

در این مقاله زبان توصیف سخت افزار (Amirkabir Hardware Description and Synthesising Language) AHDSL مورد بررسی قرار گرفت. این زبان پس از بررسی زبانهای متداول توصیف سخت افزاری موجود، تعریف و مترجم آن تهیه گردیده است. این زبان بگونه‌ای طراحی شده که می‌تواند انواع مدارهای منطقی را با ساده‌ترین راه ممکن توصیف نماید. در این مقاله ابتدا به بررسی این زبان پرداخته و سپس نحوه توصیف پردازنده همه منظوره PARWAN که برای مقاصد آموزشی طراحی شده است مورد بررسی قرار گیرد.

مقایسه نتایج حاصل از این زبان با کارهای مشابه‌ای که به زبان VHDL انجام شده است نشان می‌دهد که توصیف AHDSL در عین سادگی، سخت افزاری مشابه توصیف VHDL را ارائه می‌دهد. همچنین زمان ترجمه آن بسیار کوتاه‌تر از توصیف با VHDL است.

Design of AHDSL Hardware Discription Language

M. Khosravi

Graduate Student Computer, Eng. Dept.

K. Faez

Associate Prof. Elect. Eng. Dept.

Amirkabir Univ. of. Tech.

ABSTRACT

In this paper, we study the AHDSL (Amirkabir Hardware Description and Synthesising Language) hardware description language. By considering other hardware description languages, this language was defined and a compiler is designed for it. This language will provide a simple tool to describe any digital circuit. At this paper, primarily we describe the AHDSL, and then the description of PARWAN educational general purpose processor using AHDSL is considered. Finally the comparison between AHDSL and VHDL description of PARWAN is demonstrated. This comparison shows that hardware is similar to the corresponding VHDL results. In addition, the compiling time of AHDSL description is less than that of the VHDL description.

یک چیپ صرف می‌شد، گاهی به اندازه زمانی بود که چیپ طراحی شده می‌توانست در بازار، فروش داشته باشد و این امر باعث یک تناقض در پیشرفت پروسه طراحی بود. زیرا نیاز به مدارهای پیچیده روز بروز افزایش می‌یافت و ساخت مدارهای

۱- مقدمه

با شروع دهه ۸۰ بحران در تکنولوژی ساخت مدارهای مجتمع آغاز شد، زیرا پیچیدگی مدارهای مجتمع بگونه‌ای بالا رفته بود که تا آن زمان سابقه نداشت و زمانی که برای طراحی

شده است.


۲- زبان AHDSL

پس از بررسیهای لازم، قواعدی که در ذیل به توضیح آنها خواهیم پرداخت برای زبان AHDSL انتخاب و یک مترجم برای آن تهیه گردیده که می‌تواند برنامه‌هایی را که به این زبان توصیف گردیده‌اند به یک فهرست دریچه (gate list) تبدیل نماید.

۱-۱- ساختار یک برنامه AHDSL

در AHDSL هر برنامه می‌تواند شامل تعدادی معماری باشد و هر کدام از این معماریها می‌توانند یک شیء را توصیف نمایند. البته در قواعدی که در حال حاضر تهیه شده هر کدام از معماریها بصورت مجزا ستر می‌گردد و امکان اینکه یک معماری از یک معماری دیگر استفاده کند وجود ندارد. شکل (۱) ساختار برنامه‌های AHDSL را نشان می‌دهد.

شکل (۲) برنامه‌ای شامل دو معماری به نامهای A1 و A2 را نشان می‌دهد.



شکل (۱) نمودار ساختار یک برنامه در AHDSL

--test example for a AHDSL programs

```
architecture A1( )
{
    -- A1 Body.....
}
architecture A2( )
{
    -- A2 Body.....
}
```

شکل (۲) یک برنامه شامل دو معماری A1 و A2 به زبان AHDSL

۲-۲- قواعد تعریف یک معماری

هر معماری شامل دو قسمت است. قسمت اول معرفی معماری است، که شامل نام و تعریف ورودیها و خروجیها است،

پیچیده نیز زمان زیادتری لازم داشت. به همین دلیل نیاز به نرم افزارهایی که بتوانند طراحی را بصورت اتوماتیک انجام دهنند روزبروز بیشتر احساس می‌شد. به همین دلیل روش‌های مختلف طراحی اتوماتیک ابداع گردید. روش طراحی اتوماتیک دارای مزایای عمدۀ ذیل است :

الف - قابلیت استفاده (usability)

طراحان می‌توانند در سطوح بالاتری با مسئله برخورد نمایند و نیازی به دانستن جزئیات طراحی یک چیز نداشته باشند، به همین دلیل این ابزارها هی توانند باعث توسعه دید طراحان شده و موجب تسهیل در ساخت مدارهای پیچیده‌تر می‌گردند [۱].

ب - کیفیت طراحی

امکان "تصحیح به کمک طراحی" (correct by design) این مزیت را دارد که طرح می‌تواند عاری از خطاهای انسانی باشد. زیرا خطاهایی که در توصیف سطح بالا وجود دارد به آسانی قابل تشخیص و پیگیری است [۱].

ج - کمیت تولید

به دلیل اینکه طراحان با جزئیات درگیر نمی‌گردند، زمان طراحی بسیار تقلیل می‌یابد که این خود باعث می‌گردد که بتوان مدارهای پیشرفتی را طراحی و به بازار ارائه نمود [۱].


البته هر روش دارای معایبی نیز هست و ایراد طراحی اتوماتیک در این است که ابزارهای مورد استفاده باید در محدوده‌ای به وسعت تمامی طرحهایی که ممکن است به ذهن انسان برسد، قابلیت استفاده داشته باشد و به همین دلیل مدارهای تولید شده، به میزان طرح انجام شده توسط یک انسان که در یک کاربرد خاص مهارت کسب نموده است، جمع و جور نخواهد بود [۲].

در این مقاله در ابتدا زبان AHDSL مورد بررسی قرار می‌گیرد [۴]. این زبان پس از بررسی زبانهای موجود توصیف سخت‌افزار، طراحی و یک مترجم برای آن تهیه گردیده است. این زبان برخلاف زبانهای موجود دارای ساختار بسیار ساده‌ای است و به همین دلیل مترجم این زبان دارای سرعت بسیار خوبی است. AHDSL همانند زبانهای دیگر توصیف سخت افزار یک زبان هم‌وند (Concurrent) است.

پس از بررسی AHDSL، طراحی یک پردازنده همه منظوره مورد بررسی قرار می‌گیرد. در انتها نیز نتایج حاصل از توصیف پردازنده با زبان VHDL و AHDSL با هم مقایسه شده است.

در این مقاله لغتهای کلیدی AHDSL بصورت متمایل نشان داده

OPTIONAL_PARAMETER



شکل (۵) قاعده تعریف پارامترهای یک معماری در AHDSL


```

architecture Adder4Bit( input a[4],input b[4],
                      input ci, output co,output s[4] )
{
  --Adder4Bit BODY
}
  
```

شکل (۶) تعریف یک جمع کننده ۴ بیتی در AHDSL

۲-۳- قواعد جملات در بدن معماری
بدنه هر معماری شامل مجموعه‌ای از جملات است، که با یک نقطه - واک (semicolon); از یکدیگر جدا می‌شوند.


statementlist



شکل (۷) ترکیب جملات در بدن معماری در برنامه‌های AHDSL

جملات این زبان شامل تعریف متغیرها، جملات نسبت دهنده و جملات تکرار می‌باشد.


statement



شکل (۸) قواعد انواع جملات مجاز در داخل معماری

و قسمت دوم شامل بدن است، که از مجموعه‌ای از جملات تشکیل می‌گردد. هر معماری شامل جملاتی است که همگی بصورت هم‌زند (concurrent) اجرا می‌گردند، به همین دلیل ترتیب نوشتن جملات اهمیتی ندارد. در شکل (۳) قاعده تعریف یک معماری نشان داده شده است.


architecture_definition



شکل (۳) قاعده تعریف یک معماری در AHDSL

هر معماری با یک لغت کلیدی architecture شروع می‌شود و سپس یک متغیر که نشان‌دهنده نام این معماری است و پارامترهایی که ورودیها و خروجیها را تعیین می‌کنند، معرفی می‌شوند. یک معماری می‌تواند هیچگونه پارامتری نداشته باشد و یا به هر تعداد پارامتر داشته باشد. این پارامترها رابطه بین معماری و دنیای خارج هستند. شکل (۴) قاعده معرفی یک معماری را نشان می‌دهد.


architecture_head



شکل (۴) قاعده معرفی یک معماری در AHDSL


پارامترهای یک معماری می‌توانند یکی از سه حالت ورودی (input)، خروجی (output) و یا ورودی/خروجی (inout) را داشته باشند. در حالتی که یک پارامتر، ورودی باشد پارامتر مورد نظر فقط قابل خواندن است و پارامتری که ورودی/خروجی باشد هم قابل نوشت و هم قابل خواندن است. تفاوت بین پارامترهای خروجی و پارامترهای ورودی/خروجی در این است که روی یک پارامتر خروجی مستقیماً می‌توان نوشت اما یک سیگنال ورودی/خروجی تنها از طریق یک میانگیر سه حالت (tri state) قابل نوشت است. شکل (۵) قاعده تعریف پارامترها را نشان می‌دهد.

برنامه شکل (۶) تعریف یک جمع کننده ۴ بیتی است که دارای ۲ ورودی و ۲ خروجی است.



شکل (۹) قاعده تعريف جملات تکرار در AHDSL

می‌دانیم که یک گزاره منطقی بطور کلی از شکلی بصورت: "اگر شرط الف و شرط ب و آنگاه" استفاده می‌نمایید. به همین دلیل از جملات فصل (comma - expr) برای نشان دادن شرط‌ها در یک گزاره استفاده می‌کیم. هر جمله فصلی، (AND) از مجموعه‌ای از عبارتهای شرط تشكیل شده است که با یک واوک از یکدیگر جدا شده‌اند. عبارتهای شرط می‌توانند مساوی بودن و یا نامساوی بودن را مورد آزمایش قراردهند.




شکل (۱۲) قواعد انواع عبارتهای شرطی در AHDSL

در این زبان دو نوع عبارت وجود دارد. عبارتهای بولین که یک مقدار بولین برمی‌گردانند و عبارتهای عدد صحیح که یک مقدار عدد صحیح را برمی‌گردانند. عبارتهای بولین دارای قواعد نشان داده شده در شکل (۱۳) می‌باشند.

در شکل (۱۴) تعدادی از عبارتهای بولین مجاز در این زبان نشان داده شده است. تابع bin مقدار بازی آرگومان اول خود را به طولی که توسط آرگومان دوم خواسته شده است برمی‌گرداند. در بسیاری از مواقع لازم است تا از عبارتهای عدد صحیح استفاده نمایم. در AHDSL این عبارتها، همانند قواعد نشان داده

جملات نسبت دهی می‌توانند بصورت شرطی یا غیرشرطی باشند. همه جملات نسبت دهی از لغت کلیدی assign استفاده می‌کنند.

simple statement




شکل (۱۰) قواعد جملات ساده در AHDSL

جملات زیر انواع مختلف جملات نسبت دهی را نشان می‌دهند.

```
assign(ASignal,"1");
assign(OtherSignal,ASignal):- ConditionSignal=="1";
assign(OtherSignal,"1"):- ConditionSignal != "1",ResetSignal=="0";
```

شکل (۱۱) نمونه‌هایی از جملات نسبت دهی در AHDSL

int operator




شکل (۱۶) انواع اپراتورهای عدد صحیح مجاز در AHDSL

جملات نسبت دهنده از روی نوع متغیری که بکار برده می شود لاجیک مربوطه را می سازند. بطور مثال در شکل (۱۷)، اگر Signal A یک متغیر معمولی باشد آنگاه این جمله به

assign (SignalA,SignalB):-SignalC

== "10" , SignalD[2:3] = "11";

شکل (۱۷) یک جمله نسبت دهنده، برای توضیح تشخیص لاجیک مورد نیاز از روی نوع متغیرها



شکل (۱۳) قواعد استفاده از عبارتهای بولین در AHDSL

یک مقدار عددی -- "10011"

یک متغیر بولین --

یک محدوده از یک متغیر بولین -- SignalB[2][3:1]

معادل ۶ بیتی عدد -- bin(20,6)


بیت ۴ از معادل ۶ بیتی عدد -- bin(20,6,4)

بیتهاي ۴ تا ۲ از معادل ۶ بیتی عدد -- bin(20,6,4:2)

شکل (۱۴) نمونه هایی از عبارتهای بولین


شده در پایین از عملگرهای OR, AND, XOR, NOT باقیمانده "%"، خارج قسمت "/"، "-" و "+" استفاده می نمایند.

int_expr



شکل (۱۵) قواعد عبارتهای عدد صحیح در AHDSL

نشان داده شده است.



شکل (۲۱) قاعده تعریف شناسه در AHDSL


در شکل (۲۱) حروف (letter) شامل A-Z، a-z و '-' است و رقم (digit) شامل ۰-۹ است.

اعداد صحیح در این زبان می‌توانند مقادیر از -2^{31} تا $+2^{31}-1$ را در برگیرند. قواعد اعداد صحیح بصورت قواعد عدد صحیح در زبان C است و می‌توان اعداد را بصورت مبنای ۱۰ یا مبنای ۱۶ نوشت.

۴-۲- قواعد تعریف متغیرها

تعریف یک سیگنال با لغت کلیدی Signal شروع شده و شامل تعریف متغیر با انواع مختلف است. این متغیرها با واوک از یکدیگر جدا می‌گردند و در انتهای نیز تعریف سیگنال با یک نقطه واوک (Semicolon) تمام می‌گردد. تعریف متغیرها می‌توانند در هر خطی از برنامه قراردادشته باشد، ولی هر متغیر قبل از استفاده باید تعریف شده باشد.

signal declaration



شکل (۲۲) قاعده تعریف متغیرها


انواع متغیرهایی که می‌توان در این زبان تعریف نمود عبارتند از:
 الف) سیگنالهای اجزاء حافظه‌دار (memo) : این سیگنالها اجزایی مانند فلیپ فلاپها و رجیسترها را تعریف می‌نمایند.
 ب) سیگنالهای اجزاء گذرگاهها (tri) : این سیگنالها نشان دهنده باشها در یک معماری هستند.

ج) سیگنالهای ساختگی (dummy) : سیگنالهای ساختگی در زمان ترجمه توسط مترجم حذف خواهند شد. به همین دلیل

تعدادی OR تبدیل می‌گردد. اما اگر Signal A بعنوان یک باس (TRI یا INOUT) باشد، آنگاه یک بافر سه حالته ایجاد خواهد شد که قسمت شرط، کنترل آن را تشکیل داده و Signal B نیز ورودی آن خواهد بود. اما اگر Signal A یک عنصر حافظه‌دار (MEMO) باشد، آنگاه فلیپ فلاپ مناسب ایجاد خواهد شد.


در این زبان می‌توان به یک متغیر به روشهای گوناگون دستیابی داشت. قواعد نحوه دستیابی به متغیرها به صورت نشان داده شده در شکل (۱۸) و شکل (۱۹) می‌باشد. نمونه‌ای از نحوه رجوع به متغیرهای این زبان در شکل (۲۰) آورده شده است.

ident



شکل (۱۸) قواعد دستیابی به متغیرها در AHDSL

ident first



شکل (۱۹) ادامه قواعد دستیابی به متغیرها در AHDSL

assign(SignalA,bin(0,4*3));- SignalB[3]==“1”;
 assign(SignalA[5][7:6],“11”);-SignalB[2:0]==“111”;
 assign(SignalA[5][0],SignalC[7]);-SignalC==bin(3,8);

شکل (۲۰) نحوه رجوع به متغیرها

همانطور که دیده می‌شود در جمله اول به تمامی A و در جمله بعدی به یک قسمت و در جمله آخر تنها به یک بیت مقدار دهی شده است.

شناسه در این زبان با یک حرف شروع شده و سپس با حرف یا رقم ادامه می‌یابد. هیچ محدودیتی برای طول شناسه‌ها وجود ندارد. در شکل (۲۱) قواعد نوشتن شناسنامه در AHDSL

نمونه هایی از متغیر ها که در این زبان می توان تعریف نمود در شکل (۲۶) نشان داده شده است.

signal

memo AFlipFlop, memo ARegister[8], -- memory signals

tri ABus[16], -- a bus signal

dummy ATemp[10], -- temporary signal


ASignal; يک متغیر معمولی;

شکل (۲۶) مثالی از تعریف متغیر های مختلف در AHDSL

می توان از آنها برای ساده تر شدن توصیف استفاده نمود. بطور مثال می توان یک جمع کننده رقم نقلی را تنها توسط تعریف رقم های نقلی بعنوان سیگنال ساختگی به یک جمع کننده موازی تبدیل نمود که تمامی رقم های نقلی با تأخیر یکسان آماده گردند. د) سیگنال های معمولی : این سیگنالها تنها بصورت مجازی وجود داشته و بطور کلی نشان دهنده مدارات ترکیبی هستند که بین دو گره از مدار وجود دارند.

هر سیگنال می تواند یکی از خصوصیات، **memo** برای نشان دادن فلیپ فلاپها، **tri** برای نشان دادن گذرگاهها، **dummy** برای نشان دادن سیگنال های ساختگی و یا معمولی، را دارا باشد.


declarator



شکل (۲۳) قاعده تعریف انواع متغیر های مختلف

یک مجموعه از متغیر ها که بوسیله واوک از یکدیگر جدا شده اند یک لیست از متغیر ها را تشکیل می دهند.


variable declaration list




شکل (۲۴) قاعده تعریف یک لیست از متغیر ها

هر متغیر بصورت یک آرایه از بیتها تعریف می شود که این آرایه می تواند دارای چندین بعد باشد.

variable declaration



شکل (۲۵) قاعده تعریف یک متغیر



شکل (۲۷) ساختار داخلی PARWAN

S2	S1	S0	OPERATION
0	0	0	a AND b
0	0	1	NOT b
1	0	0	a
1	0	1	b PLUS a
1	1	0	b
1	1	1	b MINUS a

شکل (۲۸) اعمال ALU

حالت، سیگنالهای کنترل مناسب را برای قسمتهای مختلف ایجاد می‌نماید.

در بخش‌های باقیمانده به توصیف پردازندۀ بوسیله AHDSL خواهیم پرداخت.

۳-۲- توصیف اینترفیس پردازنده
سیگنالهایی که مورد استفاده قرار می‌گیرند عبارتند از :
clk : یک ورودی بوده و پالس ساعت سیستم است. تمامی اعمال انجام شده بوسیله این پالس با یکدیگر سنکرون می‌گردند.

آدرس دهی در صفحه، که در این مدل تنها مقدار جبرانی توسط دستور العمل مشخص شده و صفحه توسط ۴ بیت بالای شمارنده برنامه تعیین می‌گردد.

SR : این رجیستر یک رجیستر ۴ بیتی است که به ترتیب پرچم‌های سرریز، رقم نقلی، صفر و منفی را در خود نگه می‌دارد. پرچمها به طور غیر مستقیم و تحت تأثیر مقداری که در AC نوشته می‌شود تغییر می‌کنند. البته پرچم رقم نقلی توسط دستور العمل CMC نیز قابل تغییر است

MAR : این رجیستر آدرس محلی از حافظه را که توسط پردازنده مورد دستیابی قرار می‌گیرد، در خود نگه می‌دارد. همانطور که قلاً نیز گفته شد، PARWAN از روش صفحه‌بندی به حافظه دست‌می‌یابد و به همین دلیل MAR نیز از دو قسمت تشکیل شده است :

ALU : این قسمت یک مدار ترکیبی است که می‌تواند اعمال لیست شده در شکل (۲۸) را انجام دهد. S. سیگنال کنترل ALU است.

SHU : این قسمت برای تکمیل وظیفه ALU استفاده می‌شود زیرا ALU قادر به انجام عمل جابجایی (shift) روی بیتها نمی‌باشد.

CONTROL : کنترل این پردازنده با روش فلیپ فلاب برای هر حالت ۹ حالت است که هر

می شود که محتویات رجیستر PC—PAGE روی باسی که به ورودی PAGE—PAGE وصل است قرار گیرد.

```
signal tri DBus[8],tri MarPageBus[4],
      tri MarOffsetBus[8];
signal IROnMarPageBus,PcPageOnMarPageBus,
      PcOffsetOnMarOffsetBus;
signal PcOffsetOnDBus,DBusOnMarOffsetBus,
      ShuOutOnDBus,DataBusOnDBus,
      DBusOnDataBus;
assign(DBus,data):-DataBusOnDBus=="1";
assign(data,DBus):-DBusOnDataBus=="1";
assign(MarOffsetBus,DBus):-DBusOnMarOffsetBus
      == "1";
```

شکل (۳۰) توصیف بساهای داخلی و سیگنالهای کنترل مربوطه با AHDSL

۴-۲-توصیف قسمت کنترل پردازنده

در توصیف کنترل پردازنده از روش یک فلیپ فلاپ برای هر حالت استفاده شده و جمماً ۹ حالت مجزا داریم. این قسمت نمونه خوبی از یک ماشین حالت است که یکی از مهمترین مسائل در طراحی مدارهای منطقی است. در این مقاله تنها توصیف حالت آغاز مجدد و حالت اول پردازنده نشان داده شده است.

کنترولر در هر حالتی که باشد در صورتی که سیگنال intr برابر یک شود به حالت اول برمی گردد. در شکل (۳۱) نحوه انجام این عمل نشان شده است.

```
signal memo CtrState[9];
-- RESET STATES TO ALL ZERO.
assign(CtrState,"000000000",clk);
assign(CtrState,"000000001",clk):-intr=="1";
```

شکل (۳۱) برنامه آغاز مجدد پردازنده با AHDSL

۴-۳-توصیف حالت اول

در این حالت سیستم در صورتی که intr برابر یک باشد سیگنال PCReset را یک می نماید که این امر باعث می گردد که با پاس بعدی مقدار PC رجیستر برابر صفر شود و همینطور بدون درنظر گرفتن سیگنال intr محتویات شمارنده برنامه در MAR رجیستر بار می گردد.

: یک ورودی یک بیتی است که اگر برابر یک شود باعث شدن سیستم می شود. این پردازنده پس از reset شدن از آدرس 000HEX به کار خود ادامه می دهد.

که بصورت یک باس تعریف شده است و ۸ بیتی است. **data** : یک سیگنال یک بیتی است و در هنگامی که پردازنده عمل خواندن از حافظه را انجام می دهد این سیگنال یک می شود.

write : یک سیگنال یک بیتی است و در هنگامی که پردازنده عمل نوشتن به حافظه را انجام می دهد این سیگنال یک می شود. **addr** : خروجی بوده و ۱۲ بیتی است. آدرسی از حافظه را که باید عمل خواندن یا نوشتن در آن صورت گیرد روی این سیگنال قرار می گیرد.

در شکل (۲۹) توصیف ایترفیس PARWAN بواسیله AHDSL نشان داده شده است.

```
architecture ParWan(input cik,input intr,inout data[8],
                     output read,output write,output addr[12])
-- PARWAN BODY
```

شکل (۲۹) توصیف ایترفیس PARWAN با AHDSL

۴-۳-توصیف بساهای داخلی و سیگنالهای کنترل مربوطه

این پردازنده دارای ۳ باس داخلی است که عبارتند از : **DBus** : یک باس ۸ بیتی است که به ورودی **a—side** و **MAR—OFFSET** و **DATA—BUS** وصل است و خروجیهای **SHU** و **PC—OFFSET** را می توان روی این باس قرار داد.

MarPageBus : یک باس ۴ بیتی است و به ورودی **PAGE—MAR** وصل است و خروجیهای **PC—PAGE** و **PC** و **IR** را می توان روی آن قرار داد.

MarOffsetBus : یک باس ۸ بیتی است و به ورودی **PC—OFFSET** وصل است و خروجیهای **MAR** و **DBUS** را می توان روی آن قرار داد.

سیگنالهای مورد استفاده وقتی که یک می شوند باعث می گردند که مقدار سیگنال سمت چپ روی باس سمت راست قرار گیرد. بطور مثال سیگنال **PcPageOnMarPageBus** باعث

کار مشابهی به کمک زبان VHDL برای توصیف PARWAN انجام شده است. مدار ساخته شده از توصیف VHDL جمعاً از ۱۲۳۱ گیت استفاده می نماید که اگر بطور متوسط ۵ ترانزیستور برای هر گیت درنظر بگیریم جمعاً ۶۱۵۵ ترانزیستور در توصیف VHDL این پردازنده مصرف شده است. زمان ترجمه برای این توصیف با یک کامپیوتر، ۳۸۶ مگاهرتز با ۴ مگابایت حافظه در حدود ۶ ساعت بوده است. مترجم AHDSL قادر است توصیف PARWAN را با یک کامپیوتر، ۳۸۶ مگاهرتز با ۴ مگابایت حافظه در کمتر از ۳۰ ثانیه ترجمه نموده و دو فایل ایجاد نماید. فایل اول شامل فهرست دریچه ها است و فایل دوم نیز یک فایل VHDL است که می توان از آن برای شبیه سازی نتایج استفاده نمود. همینطور از این فایل می توان برای تخمین پیچیدگی مدار نیز استفاده کرد. با بررسی این فایل برای توصیف فوق طرح نهایی حدوداً دارای ۴۰۰۰ ترانزیستور می باشد. شکل (۳۳) مقایسه نتیجه حاصل از توصیف PARWAN با VHDL و AHDSL را نشان می دهد.

	VHDL	AHDSL
Compile Time	6 Hour	30 Sec
No of Transistors	6155	4000

شکل (۳۳) مقایسه نتیجه حاصل از توصیف PARWAN با AHDSL و VHDL

-STATE #1 DESCRIPTION.

```

assign(PcPageOnMarPageBus,"1");
  CtrState[0]==="1";
assign(PcOffsetOnMarOffsetBus,"1");
  CtrState[0]==="1";
assign(MarLoadPage,"1");-CtrState[0]==="1";
assign(MarLoadOffset,"1");-CtrState[0]==="1";
assign(CtrState[1],"1",clk);
  CtrState[0]==="1",intr=="0";
assign(PcReset,intr);-CtrState[0]==="1";

```

شکل (۳۲) توصیف حالت اول با AHDSL

۴-نتیجه گیری

با توضیحات ارائه شده می توان دید که زبان توصیف سخت افزار AHDSL دارای قابلیتهای مشروطه ذیل است:

(الف) بوسیله AHDSL می توان مدارات دیجیتال مختلف از حافظه ها، شمارنده ها، ماشینهای حالت، پردازنده ها و ... را با ساختارهای ساده توصیف نمود.

(ب) امکان توصیف یک مدار تکراری (iterative network) بصورت سریال و استفاده از سیگنالهای ساختگی برای تبدیل توصیف به صورت موازی را دارا می باشد.

(ج) AHDSL دارای گرامر بسیار ساده ای است و براحتی قابل یادگیری است و به همین دلیل در زمینه آموزش مفاهیم سخت افزار بسیار کارآمد می باشد.

مراجع

- [1] Nikil D. Dutt and Daniel D. Gajski, "Design Synthesis and Silicon Compilation", IEEE Trans. Design & Test OF Computers, Dec. 1990 PP. 8-22.
- [2] Giovannie De Micheli, "High Level Synthesis of Digital Circuits" IEEE Trans. Design & Test OF Computers, Oct. 1990. PP 6-7.
- [3] Navabi, Z., "VHDL : Analysis and Modeling of Digital Systems," Mc Graw-Hill Publishing NewYork, 1991.
- [۴] خسروی، مسعود، "پیاده سازی مترجم یک زبان توصیف سخت افزار،" دانشکده مهندسی کامپیوتر، دانشگاه صنعتی امیرکبیر، شهریور ۱۳۷۳.