

ایجاد آزمون پذیری در سیستم ریزپردازنده آموزشی هیت کیت

دکتر کریم فائز

استادیار دانشکده مهندسی برق دانشگاه صنعتی امیرکبیر

مهندس حسن طاهری

مربی دانشکده مهندسی برق دانشگاه صنعتی امیرکبیر

چکیده

ایجاد آزمون پذیری در سیستم های ریزپردازنده یکی از عوامل بسیار قوی جهت عیب یابی و رفع عیب این سیستم ها به شمار می رود. از آنجا که سیستم های مبتنی بر ریزپردازنده بخصوص انواع آموزشی آنها علیرغم مدارهای خاصی که آنها را در مقابل خطا تحمل پذیر می سازند، به علت این استفاده آنها توسط افرادی که دارای تجربیات زیادی نیستند، امکان ایجاد خرابی در آنها زیاد می باشد. و برای حل این مسأله بایستی امکانات خاص آزمون پذیری را در آنها ایجاد و یا پیش بینی نمود. در این مقاله سعی شده است، مراحل کلی که به منظور ایجاد آزمون پذیری در سیستم آموزشی هیت کیت موجود در آزمایشگاه اجزاء کامپیوتر دانشگاه برق طی شده است مورد بررسی قرار گیرد.

۱- مقدمه

قسمت آمده اند می توان برای سایر انواع CPU برنامه های مربوطه را نوشت.

۲- تک مرحله ای کردن CPU (Single Step) به منظور ایجاد آزمون پذیری

یکی از مراحل کلی که بایستی جهت ایجاد آزمون پذیری ریز پردازنده ها طی کرد، مرحله تک مرحله ای کردن می باشد در اغلب سیستم های ریزپردازنده به منظور عیب یابی نرم افزارهای تحت توسعه، برنامه های خاصی وجود دارند که به کمک آنها می توان برنامه تحت توسعه را به صورت تک مرحله ای اجرا نموده و عیب یابی کرد. ولی از آنجا که در هنگام خرابی سیستم عموماً این برنامه ها قابل استفاده نمی باشند، لذا بایستی امکانات تک مرحله ای را به صورت سخت افزار فراهم نمود، تا بتوان در هنگام ایجاد خطا به آزمایش بعضی از قسمت های سخت افزاری اقدام کرد.

در سیستم هیت کیت از ریزپردازنده 8080 استفاده شده است در این CPU ورودی ای به نام Ready وجود دارد که تحت کنترل آی سی ۸۲۲۴ قرار دارد. آی سی ۸۲۲۴ تحت کنترل سیگنال ورودی

سیستم های مبتنی بر ریزپردازنده ها بخصوص انواع آموزشی آنها غالباً به علت مورد استفاده قرار گرفتن توسط افراد کم تجربه در معرض خرابی قرار دارند، لذا بایستی در این وسایل امکاناتی را پیش بینی و یا ایجاد کرد که در صورت بروز هرگونه خرابی بتوان به سرعت عیب را یافت و رفع نمود و سیستم را مجدداً "آماده بهره برداری کرد. سیستم هیت کیت موجود در آزمایشگاه اجزاء کامپیوتر علیرغم مدارهای مختلفی که در آن طراحی شده اند، باعث می شوند در هنگام استفاده غیر صحیح از آن به راحتی خراب شده و اغلب در معرض خرابی قرار می گیرد. با طرحی که در این مقاله ارائه می شود، امکانات عیب یابی و رفع عیب آن فراهم شده است.

در بخش ۲ قدمهائی را که جهت یک مرحله ای کردن این سیستم برداشته شده است خواهد آمد و آنگاه در فصل ۳ برنامه هائی که جهت عیب یابی سیستم نوشته شده اند شرح داده شده اند و کد ماشین مربوط به این برنامه ها در قسمت ضمیمه ۱- شرح داده شده است. این برنامه ها شامل برنامه آزمایش حافظه، آزمایش سون سگمنت ها و آزمایش جمبه کلید (Key Board) می باشند که به زبان اسمبلر مربوط به 8080 نوشته شده اند البته به کمک فلوجارت هائی که در هر

استفاده شده است.


مدار ساده شکل ۱ را می‌توان جهت تک مرحله‌ای کردن کار CPU استفاده کرد. در این مدار از دو سوئیچ S_1 و S_2 استفاده شده است. سوئیچ S_2 در کار نرمال ریزپردازنده به ولتاژ صفر وصل می‌باشد و باعث می‌شود که خروجی (9) مربوط به آی سی NAND در حالت high قرار داشته باشد و لذا پردازنده کار نرمال خود را ادامه می‌دهد.

برای مثال ریزپردازنده به حالت تک مرحله‌ای می‌بایستی ورودی (۵) به کمک سوئیچ S_2 به حالت high برده شود. که باعث می‌گردد تا خروجی (۶) فوق‌الذکر تحت کنترل خروجی آی سی ۷۴۱۲۱ قرار گیرد. از آنجا که این آی سی یک فلیپ فلاپ منواستابل است که خروجی آن در حالت نرمال low می‌باشد لذا می‌توان به کمک سوئیچ S_1 که از نوع Spring loaded می‌باشد آن را تریگر کرد. به منظور حذف bouncing آن از دو عدد NAND طبق شکل ۱ استفاده شده است. پس از تریگر شدن آی سی ۷۴۱۲۱ خروجی آن برای فاصله زمانی‌ای که توسط خازن C_1 و مقاومت R_1 تعیین می‌شود به حالت high می‌رود و در پایان این زمان به حالت low بر می‌گردد. در مدار فوق این زمان برای خازن $C_1 = 100 \text{ pf}$ و مقاومت $R_1 = 10K \Omega$ برابر 500 ns خواهد بود که این زمان مساوی پریود یک پالس ساعت با فرکانس 2MHz می‌باشد به طوری که اگر آن را به ورودی Ready In اعمال کنیم باعث می‌شود که ریزپردازنده از حالت wait خارج شده پس از طی کردن سیکل‌های حالت بعدی وارد سیکل wait مربوط به سیکل ماشین بعدی گردد.

بدین ترتیب با تغییر وضعیت سوئیچ S_1 به طور پشت سر هم می‌توان اجراء برنامه را به طور قدم به قدم به جلو برد و در هر مرحله سطح سیگنالها را روی مسیره‌های عمومی آدرس و داده، کنترل کرد. در ضمن به منظور این که بتوان به سادگی آدرس دستورالعمل‌های


Ready In ، سیگنال Ready Out را تولید می‌کند که به ورودی Ready In ۸۰۸۰ می‌رود. ورودی high خواهد بود. حال اگر این ورودی را به low ببریم باعث می‌شود که در انتهای اولین سیکل حالت T_2 آتی، پردازنده به حالت Wait برود. و مادامی که این ورودی به صورت low باقی بماند ریزپردازنده در همان حالت Wait قرار خواهد داشت، تا آن که دوباره به حالت high برگردد. در این صورت ریز-پردازنده حالت‌های T_3 و T_4 و... را ادامه داده و وارد سیکل ماشین بعدی می‌گردد. در طول سیکل حالت wait (T_w)، آدرس داده و سیگنال‌های کنترل مربوط به سیکل ماشین فعلی روی مسیره‌های عمومی (BUS) نگهداری می‌شوند. و تا هر زمان که لازم باشد می‌توان ریزپردازنده را در حالت Wait نگاهداشته و به کمک اسیلوسکوپ سطوح ولتاژ را روی این سیگنالها بررسی نمود. پس از بررسی سیگنال‌های مربوط به یک ماشین، ورودی Ready In را برای لحظه‌ای به high برده و سپس به low برمی‌گردانیم.

طول زمانی‌ای که سیگنال Ready In در حالت high قرار دارد بایستی طوری باشد که پردازنده بتواند از حالت Wait خارج شده و به حالت T_3 برود، لذا بایستی کمی از پریود پالس ساعت CPU بیشتر باشد از طرفی لازم است این زمان آن قدر طولانی نباشد که ریز پردازنده موفق به اجرای سیکل T_2 بعدی گردد، در غیر این صورت نمی‌توان پردازنده را در سیکل ماشین بعدی به حالت Wait برد و لذا موفق به بررسی سیگنال‌های مربوطه نخواهیم شد. پس زمان فوق بایستی حداکثر از ۴ برابر پریود پالس ساعت CPU کمتر باشد بدین ترتیب می‌توان در هر سیکل ماشین حالت سیگنال‌های موجود در روی مسیره‌های عمومی را کنترل کرده و اجرای یک برنامه را به روش تک مرحله‌ای تعقیب نمود. در این روش از حالت Wait پردازنده و از ورودی Ready In آی سی ۸۲۲۴ جهت تک مرحله‌ای کردن کار CPU



شکل (۱) مدار مربوط به تک مرحله‌ای کردن CPU ی ۸۰۸۰

مختلف را به دست آورد می توان از مداری که شامل ۱۶ عدد LED می باشد آدرس های موجود در روی مسیر عمومی آدرس را نمایش داد. این LED ها به کمک مدار زیر به مسیر عمومی آدرس وصل می شوند.



شکل ۳- مدار درایور LED

بدین ترتیب high یا low شدن بیت های Ai باعث روشن یا خاموش شدن این دیودها می گردند. و به کمک این LED ها می توان آدرس های مختلف موجود در روی مسیر عمومی آدرس را نمایش داد. همان طور که ملاحظه شد سیستم فوق در هر سیکل ماشین یکبار در حالت wait متوقف می شود اما در حالت کلی لازم نیست که برای تعقیب کار پردازنده در هر سیکل ماشین این توقف صورت گیرد و عموماً تنها توقف در سیکل اول ماشین مربوط به هر دستورالعمل که در آن عمل fetch صورت می گیرد برای عیب یابی برنامه کافی خواهد بود. البته در مورد PCU ی ۸۰۸۰ این عمل امکان پذیر نیست ولی در مورد CPU ی Z80 می توان با استفاده از خروجی $\overline{M1}$ (پین ۲۷) و ورودی Wait (پین ۲۴) این امکان را ایجاد کرد که این امکان بکمک مدار شکل ۳ فراهم می شود.


در این مدار موقعی که سوئیچ S_2 در وضعیت زمین باشد خروجی

(۶) high بوده و ریز پردازنده Z80 به کار نرمال خود مشغول خواهد بود. زمانی که سوئیچ S_2 به حالت V_{cc} برود. فلیپ فلاپ JK وارد مدار می شود که این فلیپ فلاپ در حالت عادی به کمک پالس $\overline{M1}$ در حالت low قرار دارد. لذا با در مدار قرار گرفتن فلیپ فلاپ فوق، CPU ی Z80 بلافاصله به حالت Wait می رود و در همان حالت باقی ماند تا آن که این فلیپ فلاپ توسط سوئیچ S_1 Preset، شود. بدین صورت فلیپ فلاپ به حالت high رفته و تا آمدن پالس $\overline{M1}$ بعدی به حالت high باقی می ماند پس از high شدن (Q) ریز پردازنده از حالت Wait خارج شده و کار خود را ادامه می دهد پس از اجرای دستورالعمل مربوطه، به منظور اجرای دستورالعمل بعدی وارد سیکل ماشین M1 بعدی می گردد و پالس را روی پین $\overline{M1}$ ایجاد خواهد نمود این پالس باعث می شود که فلیپ فلاپ JK تریگ شده و به حالت low برود و بدین ترتیب پردازنده وارد حالت Wait خواهد شد و تا زمانی که به کمک سوئیچ S_1 آن را از حالت Wait خارج نمائیم در همان حالت باقی خواهد ماند، لذا می توان نظیر مورد قبلی سیگنال های روی مسیرهای عمومی را کنترل کرده و با اسیلوسکوپ مشاهده نمود و یا به کمک پروب منطقی بررسی کرد. و بدین ترتیب اجرای برنامه را به وسیله پردازنده Z80 تعقیب کرد در مورد سایر انواع ریز پردازنده نیز می توان از مدارهای مشابهی بهره برد.

با توجه به مطالب فوق، به سیستم هیت کیت آموزشی موجود در آزمایشگاه اجزاء کامپیوتر مدار شکل ۱ بطور دائم اضافه شده است و نیز مدار شکل ۲ نیز به صورت قابل نصب پیاده شده است که در هنگام عیب یابی می توان آن را به سیستم اضافه کرد. و بدین ترتیب در صورت بروز هرگونه خرابی ای می توان به طور سیستماتیک به رفع عیب اقدام نمود.

۳- ایجاد خودآزمایی در سیستم


در سیستم هیت کیت به منظور راه اندازی و کنترل کار ریز-



شکل ۳- مدار جهت تک مرحله ای کردن CPU ی Z80

بیشتر در مقابل خطاهای نرم افزاری حساس می باشد و در ضمن فرمان DI نیز که در حالت عادی باعث ایجاد وقفه در سیستم نمایش سیستم می گردد باعث به کار افتادن بلندگو خواهد شد.

روش دیگر شامل از کار انداختن سیگنالهای INT10 و INT20 می باشد که این سیگنالها جهت ایجاد وقفه در سیستم به منظور مالتی پلکس کردن سون سگمنتها و نیز کنترل برنامه نرم افزاری تسک مرحلهای به کار رفته اند با نوشتن عدد 1x01 به داخل آی سی IC106 که شامل 4 عدد Latch نوع D می باشد می توان هم سیگنالهای فوق را قطع کرد و هم بلندگو را غیرفعال نگهداشت بدین ترتیب ریز پردازنده هیچگونه سیگنالی را که باعث ایجاد وقفه در آن شود دریافت نمی نماید البته می توان هر دوزش فوق را در ابتدای برنامه به کار برد.



شکل ۴ - فلوجارت آزمایش سون سگمنتها

پردازنده از یک ROM به ظرفیت 1K استفاده شده است در ابتدای کار سیستم به طور اتوماتیک Reset شده و رجیستر PC صفر می شود آنگاه ریز پردازنده اجرای برنامه را از آدرس صفر واقع در ROM آغاز می کند. به منظور ایجاد خودآزمایی در سیستم فوق با ایجاد تغییراتی در برد بجای ROM فوق الذکر یک آی سی EPROM (2532) به ظرفیت 4K نصب گردید که از این ظرفیت 2K اول آن برای Monitor سیستم و 2K دوم برای نوشتن برنامه خودآزمایی سیستم استفاده شده است و به کمک یک سوئیچ که در مجاورت آن نصب شده است در هر لحظه فقط نصف حافظه فوق در مدار قرار می گیرد. بدین ترتیب که پین A12 آی سی EPROM به این سوئیچ وصل شده است که اگر این سوئیچ به Vcc وصل باشد 2K دوم آن فعال خواهد بود و اگر این سوئیچ به زمین وصل باشد 2K اول آن فعال می گردد. لازم به تذکر است که در سیستم هیت کیت، پیش بینی های لازم جهت گسترش حافظه ROM تا ظرفیت 8K به عمل آمده بود لذا با اضافه کردن حجم حافظه ROM اشکالی در سیستم آدرس کردن بوجود نمی آید، بنابراین به کمک سوئیچ فوق می توان ریز پردازنده را از وجه نرمال به وجه آزمایش منتقل نمود و یا برعکس آن را به وجه نرمال برگرداند.


۳-۱ آزمایش قسمت نمایش دهنده (Display)

به منظور نمایش حالت سیستم و آگاه شدن از اطلاعات ورودی از جعبه کلید به سیستم هیت کیت از 9 عدد سون سگمنت استفاده می شود که این سگمنتها به روش مالتی پلکس کردن روشن می شوند در این سیستم برای مالتی پلکس کردن سون سگمنتها از دروازه F0 و برای نوشتن داخل آنها از دروازه F1 استفاده می شود. در ضمن برای خواندن جعبه کلید (Key Board) نیز از همان دروازه F0 استفاده خواهد شد.

اولین قدمی که بایستی در وجه آزمایش پیمود عبارت است از آزمایش کردن تمام سون سگمنتها تا مطمئن شویم تمام سون سگمنتها سالم بوده و خاموش بودن آنها در وجه نرمال به خاطر خرابی سگمنت های مختلف و یا مدارهای مربوطه نمی باشد. چون کنترل سون سگمنتها تحت کنترل برنامه ای می باشد که توسط وقفه فعال می گردد. لذا در ابتدای برنامه آزمایش، پس از غیرفعال کردن وقفه (Interrupt) و تحت کنترل برنامه خودآزمایی، شروع به روشن کردن اولین سون سگمنت می نمائیم و پس از گذشت مدت زمانی که از نظر چشم قابل حس باشد آن سون سگمنت را خاموش نموده و به سراغ سون سگمنت بعدی می رویم و همین آزمایش را برای آن تکرار می کنیم و پس از آزمایش تمام سون سگمنتها مرحله بعدی آزمایش را آغاز می کنیم.

برای غیرفعال کردن وقفه دو راه وجود دارد یکی استفاده از فرمان DI می باشد که علاوه بر غیرفعال کردن وقفهها باعث به کار انداختن بلندگوی کوچکی می شود که در داخل سیستم نصب شده است تا به هنگام بروز خطا در کار نرمال سیستم، این بلندگو به صدا درآمده و با فرکانس 500 Hz شروع به کار نماید. البته این مکانیزم

بایت (2532) جانشین شد که به کمک کلیدی که در کنار آن نصب شده است همواره 2K اول آن و یا 2K دوم آن در مدار خواهد بود



شکل ۵ - فلوجارت برای آزمایش حافظه

۳.۲- خودآزمایی قسمت حافظه

در حال حاضر در این سیستم دو عدد برد حافظه RAM وجود دارد که اولی در آدرسهای 2000H تا 3FFFH و دومی در آدرسهای 4000H الی 5FFFH قرار دارد و هربرد 8K ظرفیت دارد از آنجا که سیستم قادر است با حداقل یک برد حافظه RAM به کار بپردازد لذا برنامه آزمایش فقط به آزمایش برد اول می پردازد و در صورتی که لازم باشد با تغییر آدرس مکانهای تحت آزمایش می توان هر دو برد را تحت آزمایش قرارداد.

برای آزمایش مکانهای مختلف داخل RAM، ابتدا در تک تک کلمات آن عدد 01010101 را نوشته و سپس محتوای آنها را می خوانیم و در صورت آشکار شدن خطا حرف E را روی سگمنت دوم

(از سمت راست) خواهیم نوشت در هر دو حالت برنامه در صورت بروز خطا وارد یک loop شده و دائما در مکان تحت آزمایش عدد مورد آزمایش را می نویسد و در غیر این صورت آزمایش مکانهای بعدی را آغاز می کند بدین ترتیب می توان با آزمایش مکانهای حافظه و خواندن آدرس روی مسیر عمومی آدرس در هنگام وجود خطا، آبی سی معیوب را یافت.

این برنامه جهت آشکار سازی خطاهای ایستائی (خطاهای ایستا روی صفر و ایستا روی یک) بر روی بیت های مختلف حافظه به کار می رود. فلوجارت این برنامه در شکل ۵ آمده است.

۳.۳- آزمایش جعبه کلید (Key Board) و مدارهای وابسته

به منظور آزمایش جعبه کلید می بایستی پس از فشار دادن هر کلید، خروجی های بافرهای مربوطه را بررسی و کدهای بدست آمده را با کدهای مجاز مقایسه کرد. در صورتی که کد بدست آمده با یکی از کدهای مجاز تطبیق کرد کد مشخص کننده آن را بر روی سون سگمنت اول (از سمت راست) نوشت و چون کد قرائت شده با کد نمایش داده شده برای هر کلید متفاوت می باشند قبل از نمایش می بایستی عمل تبدیل کد انجام شود. همزمان با فشار داده شدن هر کلید، پردازنده کد مربوطه را قرائت و پس از تبدیل، کد نمایشی مربوطه را بر روی سون سگمنت قرار می دهد و تافشار داده شدن کلید بعدی همین که کد روی سون سگمنت باقی می ماند (حتی با برداشتن انگشت از روی کلید، کد مربوطه نمایش داده می شود). کدهای قرائت شده برای هر کلید به همراه کدهای نمایش دهنده آن در خانه های EPROM به آدرس های 0F00 الی 0F0E ذخیره شده اند.


۴- نتیجه

در این طرح با توجه به امکانات موجود در سیستم هیت کیت، حافظه ROM آن که به ظرفیت 1K بود با یک EPROM به ظرفیت 4K

ضمیمه ۱- برنامه خودآزمایی سیستم
 در این برنامه ابتدا با نوشتن عدد باینری 01010101 و
 10101010 روی مکانهای حافظه RAM که در آدرسهای 2000H الی
 3FFFH قرار گرفته است آنها را آزمایش نموده و پس از
 اطمینان از سالم بودن حافظه RAM به آزمایش سون سکمتها
 می پردازیم برای آزمایش سون سکمتها عدد را روی تک تک سون
 سکمتها و از سمت راست به چپ می نویسیم .

ADD	MACH CODE	PROGRAM
0000	F3	DI
0001	21 002 0	LXI H, 2 000H *BEG OF RAM
0004	3 E 55	MVI A, 55 H * TO TEST RAM
0006	77	MOV M, A
0007	BE	CMP M
0008	CA 16 00	JZ 0016 H * IF AN ERROR
000B	3 E 0C	MVI A, 0C H * WRITE E ON SEG
000D	D3 F1	OUT F1 * THE 1ST SEVEN SEG
000F	3E 01	MVI A, 01 N
0011	D3 F0	OUT F0 * TURN ON 1ST 7 SEG
0013	C3 04 00	JMP 0004 H * STAY IN LOOP
0016	2 F	CMA * IF NO ERROR
0017	77	MOV M, A * TEST IT AGAIN
0018	BE	CMP M
0019	CA 27 00	JZ 0027 * GO TO NEXT LOC
001C	3 E 0C	MVI A, 0C * WRITE E ON
001E	D3 F1	OUT F1 * THE 2ND 7 SEGM
0020	3E 02	MVI A, 02
0022	D3 F0	OUT F 0 * TURN ON 2ND 7 SEGM
0024	C3 04 00	JMP 0004
0027	23	INX * GO TO NEXT RAM LOC
0028	7C	MOV A, H
0029	FE 40	CPI 4 0 * END OF 8K RAM
002B	C2 04 00	JNZ 0004 * CONTINUE
002E	06 09	MVI B, 09 H
0030	21 0000h	LXI H, 0000h
0033	3 E 00	MVI A, 00H * TO WRITE ON
0035	D3 F1	OUT F1 * THE NEXT 7 SEG
0037	78	MOV A, B * PUT REG B IN A
0038	F6 90	ORI 9 0H * TURN OFF SPEAKER
003A	D3 F 0	OUT F 0 * TO TURN ON 7 SEGM
003C	23	INX H * DELAY ?
003D	7C	MOV A, H
003E	FE 2 0	CPI 2 0H
0040	C2 33 00	JNZ 0033 * STAY IN LOOP
0043	05	DCR B * DID YOU TEST ALL
0044	C2 3 000	JNZ 00 3 0H * IF YES! GO TO TEST
0047	00	NOP * KEYBOARD
0048	00	NOP
004F	00	NOP

محتوای حافظه قبلی که به عنوان Monitor روی سیستم نصب شده
 بود به این آی سی منتقل شده است و چون Monitor فقط از 1K بایت
 حافظه ROM استفاده کرده است لذا 1K بایت از نیمه اول خالی
 می ماند که می توان در آینده آن را به کار برد در نیمه دوم که برنامه
 خودآزمایی نامیده شده است برنامه آزمایش سیستم جهت رفع خرابی
 آن گنجانده شده است که با تغییر وضعیت سوئیچ ذکر شده می توان
 نیمه دوم و در نتیجه برنامه های موجود در آن را فعال کرد . لازم به
 تذکر است که گرچه در سیستم اصلی ظرفیت ROM فقط 1K بایت بود
 ولی این ظرفیت قابل گسترش تا 8K بایت پیش بینی شده بود که در
 این طرح تا 2K گسترش یافت .



شکل ۶- فلوجارت آزمایش جمعه کلید

ADD	MACH CODE	PROGRAM	KEY	READ	WRITE	DATA
0050	21 FE 06	LXI H, 06 FEH	0	FE	01	0F00, 0F01
0053	23	INX H	1	FC	F3	0F02, 0F03
0054	23	INX H	2	FA	48	0F04, 0F05
0055	3 A 0020	LDA 2000H * LOAD LAST KEY IN A	3	F8	60	0F06, 0F07
0058	D3 F1	OUT F1 * DISPLAY LAST KEY	4	F6	32	0F08, 0F09
005A	3E 99	MVI A, 99H	5	F4	24	0F0A, 0F0B
005C	D3 F1	OUT F0	6	F2	04	0F0C, 0F0D
005E	DBF 0	IN F0 READ NEXT KEY	7	F0	F1	0F0E, 0F0F
0060	BE	CMP M SKIP IF THE SAME KEY	8	EF	00	0F10, 0F11
0061	C2 6C 00	JNZ	9	CF	30	0F12, 0F13
0064	23	INX H	+	AF	10	0F14, 0F15
0065	7 E	MOV A, M DECODE NEW KEY	-	8F	06	0F16, 0F17
0066	32 0020	STA 2000H * STORE THE KEY IN RAM	0	6F	CE	0F18, 0F19
0069	C 35 0000	JMP 0050	/	4F	42	0F1A, 0F1B
006C	3E 1E	MVI A, 1EH * DID YOU LOOK ALL	≠	2F	0C	0F1C, 0F1D
006E	BD	CMP L * TABLE ?	0	0F	1C	0F1E, 0F1F
006F	C2 53 00	JNZ 0053H * NO CHECK NEXT KEY				
0072	C35 0000	JMP 00050H * READ NEXT KEY				
0075	00	NOP				
0076	00	NOP				

